# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04251941 A

(43) Date of publication of application: 08.09.92

(51) Int. CI

# H01L 21/338 H01L 29/812

(21) Application number: 03000976

(71) Applicant:

SUMITOMO ELECTRIC IND LTD

(22) Date of filing: 09.01.91

(72) Inventor:

KUWATA NOBUCHIKA

(54) FIELD EFFECT TRANSISTOR

(57) Abstract:

PURPOSE: To provide a field effect transistor of high carrier-confinement effi ciency and high doping efficiency after movement.

CONSTITUTION: Layers which sandwich a channel layer (4) are made to increase the In composition of GalnAs and subjected to planar doping (4) so that carriers may be hard to flow toward the substrate. This improves carrier-confinement efficiency. Further, planar doping improves impurity doping efficiency and carrier mobility. A GaInAs cap layer (6) with varied in composition which decreases the in composition of GalnAs with distance from the channel layer to make lattice matching with a semiconductor capable of forming a satisfactory Schottky electrode is provided, thereby realizing a field effect transistor having satisfactory characteristics.

COPYRIGHT: (C)1992,JPO&Japio



(19) [本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出頭公開署号

## 特開平4-251941

(43)公開日 平成4年(1992)9月8日


技術表示箇所 FΙ 識別記号 庁内整理番号 (51) IntCl.5 HO1L 21/338 29/812 7739-4M H01L 29/80 審査請求 未請求 請求項の数1(全 5 頁) (71)出腺人 000002130 **特職平3-976** (21)出膜番号 住友包员工条株式会社 大阪府大阪市中央区北族四丁目5番33号 平成3年(1991)1月9日 (22)出頭日 (72)発明者 桑田 展月 神奈川県横浜市業区田谷町1番地 住友電

## (54)【発明の名称】 恒界効果トランジスタ

## (57) 【要約】

[目的] 本発明は、移動度、キャリア間じ込め効率、 ドーピング効率の高い電界効果トランジスタを提供する こと。

【構成】 チャネル層(4)を挟む層のG A I n A s の I n 組成を徐々に増加させ、かつプレーナドーブ(4)を行うことによりキャリアが基板側に流れ障くくしている。これによりキャリアの閉じ込め効率が向上する。またブレーナドーブにより不純物のドーピング効率が向上し、かつキャシブの移動度が向上し、かつキャリアの移動度が向上する。また更に、チャネル層から遠ざかるにつれ、G a I n A s の I n 組成を余々に減少させ、良好なショットキ電極を形成することができる半導体に格子並合するような I n 組成を変化させた G a I n A s キャップ層(6)を設けることにより、良好な特性を持った電界効果トランジスタを実現できる。



包工業株式会社模画製作所内 (74)代理人 弁理士 長谷川 芳樹 (外3名)

b) 0 0.15 X

#### 【特許請求の範囲】

【請求項1】 化合物半将体基板と、前記半導体基板上 に形成され、そのInの組成が前記半導体基板との界面 において前記半導体基板に格子符合した組成であり、前 記半導体基板より離れるにしたがって徐々に増加させた GalnAsのパッファ層と、前記パッファ層上に不純 物を2次元の薄い面状にドーピングさせたプレーナドー プ層によるチャネル層と、前記チャネル層上に前記パッ ファ層の最上層の【n組成と略同一でありチャネル層か ら離れるに従ってIn組成を徐々に減少させ、かつ最上 10 層がショットキー電極が形成される半導体層に格子整合 する!n組成となっているGalnAsのキャップ層を **備えたことを特徴とする電界効果トランジスタ**。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電界効果トランジスタ に関する。

[0002]

【従来の技術】 GaAsを用いた電界効果トランジスタ (以下、単にFETという) はそのキャリアの移動度。 飽和速度が大きいため、高周波索子として実用化のため の種々の研究崩棄がなされている。

【0003】そして、このような素子を更に高層液化す るためには、弟子の候職化したり、チャネル層の厚さを 小さくすることにより、伝達コンダクタンス (gm) を増 大させると共に、ゲート・ソース耐圧及び電旋駆動能力 を向上させることが必要であり、これらについて穏々の 研究が行われ発表されている。

[0004] 例えば、特賄昭61-166081号公 報、特開昭61-276270号公報等には、プレーナ 30 特徴としている。 ドープの技術を用いて、イオン化ドナーが存在するプレ ーナドープ層を形成し、これをチャネルとするFETが 開示されている。また特別昭64-82677号公報に は、上記プレーナドープ層を電子の平均自由行程内に2 層設けることにより、チャネル層を構成するものが開示 されている.

【0005】また、GalnAsがGaAsに比べて電 子移動度、飽和速度の高い点に注目し、その効果を狙っ たものとしては、特開昭63-272080号公報、特 公額に開示されるものがある。また、Siのドーピング 効率等が高い点に着目したものとしては特問昭63-9 0861号公報に開示されるものがある。更に、GaA s上にパンドギャップの小さなGalnAsを設けれ ば、キャリアのGaAsバッファ展への浸み出しを抑制 すできることも知られている。

(0006)

**【発明が解決しようとする課題】しかし、上記いずれの** 従来技術によっても十分満足できる特性を有する電界効 果トランジスタを実現することが出来なかった。すなわ 50 たノンドープGaAs 回2と、その上に形成された厚さ

ち、プレーナドープ技術を用いた前述の従来技術では、 GaAsという禁止帯幅の大きい半導体層の間にプレー ナドープ層が設けられているため、キャリアの関じ込め を十分に行うことができない。またGalnAgの特性 に着目した前述の従来技術では、GaAsとGalnA sとの界面での格子不整が大きくなったり、GalnA 5 上にショットキ電極が設けられるために特性が不十分 になるなど、猫々の欠点を有している。このため、移動 度、キャリアの閉じ込め効率、ドーピング効率のいずれ の点においても優れ、従って高い電流駆動能力と、高い 伝達コンダクタンスと、高いゲート・ソース耐圧をいず れも可能にした世界効果トランジスタは実現されていな かった。

【0007】そこで本発明は移動度、キャリア間じ込め 効率、ドーピング効率が高い電界効果トランジスタを提 供することを目的としている。

[0008]

[課題を解決するための手段] 上述の目的を達成するた め、本発明による電界効果トランジスタでは、化合物半 存体基板と、その上に形成され、Inの組成がこの半導 体基板の界面において格子整合した粗成であり、半導体 基板より離れるにしたがって徐々に増加させたGaln Asのパッファ層と、このパッファ層上に不純物を2次 元の寒い面状にドービングさせたブレーナドープ層によ るチャネル層と、このチャネル層上にこのパッファ層の 最上層の1ヵ組成と略同一でありチャネル層から離れる に従ってIn組成を徐々に減少させ、かつ最上層がショ ットキー電極が形成される半導体層に格子整合するIn 組成にさせたGalnAsのキャップ暦を悩えたことを

[0009]

【作用】本発明の電界効果トランジスタでは、Galn Asの1n組成を徐々に増加させ、かつブレーナドーブ を行うことによりキャリアが基板側に流れ難くなってい る。そのためキャリアの簡じ込め効率が向上する。また プレーナドープにより不純物のドーピング効率が向上 し、かつキャリアの移動度が向上し、かつキャリアの移 動度が向上する。また更に、チャネル層から遠ざかるに つれ、GalnAsのln組成を徐々に減少させ、良好 開昭64-23.71号公報、特開昭64-57877号 40 なショットキ電極を形成することができる半導体に格子 整合するようなIn組成を変化させたGa InAsキャ ップ層を設けることにより、良好な特性を持った電界効 **東トランジスタを実現できる。** 

 $\{0010\}$ 

【実施例】以下、本発明の実施例について第1回を参照 しつつ、説明する。

【0 0 1 1】第1図 (a) に示すように、本発明に従う 一実施例である化合物半海体電界効果トランジスタは、 半絶縁性GaAs基板1上に厚さり、5μmで形成され (3)

100オングストロームで形成されたGaina Ina A sのパッファ局3を備えている。このパッファ暦3はノ ンドープGaAs磨2との界面においてはInの組成が X=0であり、この組成比XはノンドープGaAs層2 から離れるにしたがって徐々に大きくなり、その最上面 ではX=0、15となるように構成されている。従っ て、ノンドープGaAs層2とバッファ層3との界面で は、その組成比が略同一であり格子整合が実現されてい る.

.7

【0012】 更に、このパッファ層3の直上にはチャネ 10 ル層4が設けられている。このチャネル層4は、ブレー ナドープにより形成され、LEのプレーナドープ層はGa 「nAsに対してn型ドーナーとなるSi又はSe等の 不純物を二次元の平面上に薄くドープすることにより形 成される。

【0013】更にこのチャネル層の上には厚さ100オ ングストロームのGai-z Inz Asより構成されたキ ャップ層5が設けられている。このキャップ層5は、パ ッファ暦3とは逆に1mの組成比Xが、チャネル層との 界面においてはり、15で、この層から離れるにしたが 20 って徐々に減少し、その最上面では0となるように構成 されている。以上の1nの組成に関する状況を内容を判 り易くするため第1図(h)に1n組成の深さ方向のプ ロファイルを示す。

【0014】更にこのキャップ層5の上には厚さ300 オングストロームのノンドープGaAs層6が設けられ ている。このため、ノンドーブ層6とキャップ層5と は、その界面において、組成比が時間一となり、格子不 弦が緩和されるように構成されている。

【0015】このノンドープGaAs層6の上には、ゲ 30 - ト電極 7 となるショットキー金属が形成され、更に、 ソース・ドレイン電極8となるオーミック金属が形成さ れている。

【0016】ここで、上記実施例の電界効果トランジス タと従来の電界効果トランジスタとの違いにについて. 第2図を用いて簡単に説明する。

【0017】第2図(a)は上記実施例の電界効果トラ ンジスタのチャネル近傍のパンドギャップダイアグラム を示し、第2図(b)はGaAsのチャネルに不純物を プレーナドービングして形成した電界効果トランジスタ 40 のチャネル近傍のパンドギャップダイアグラムを示し、 第2図(c)は、n型不純物を均一にドープしたCal nAsをチャネル層とした電界効果トランジスタのチャ ネル近傍のパンドギャップダイアグラムを示す。ここ で、 第2回 (a) と第2回 (b) とを比較すると、上記 実施例では徐々にバンドギャップを小さくしたGain Asのパッファ層を用い、かつブレーナドープしたチャ ネル層を用いているため、キャリアの閉じ込め効率がよ く、ドレイン電流の小さな領域でもGaAsパッファ層 中に侵み出しにくいことがわかる。また、第2図(a) 50 発明はGaAs系のみにとらわれず、『nP系について

と第2図(c)とを比較すると、ブレーナドーブを行う ことにより、第2図 (a) に示すように電子が量子化さ れたエネルギー準位に存在し、イオン化したドナーと空 間的に分離されるため、クローン散乱の影響が小さくな り低電界での移動度も低下しない。

【0018】また、更に上記実施例では、パッファ層3 及びキャップ層5の1nの組成比を徐々に変化させ、そ の上下面に接するノンドープのGaAs層とその界面に て組成比が略一致するように構成しているため、格子不 整が緩和され、キャリアの移動度が向上する。またこれ によりゲート電極となるショットキ金属の接合面をGa As層とすることが可能になり、食好なショットキー接 合が実現できる。

【0019】次に、上記実施例の電界効果トランジスタ の製造方法について、第3図を参照しつつ簡単に説明す

【0020】上記実施例の電界効果トランジスタは、半 絶縁性のGaAs基板上に、OMVPE法、MBE法、 CBE法等により、各半導体層を成長させることにより

【0021】例えば、ノンドープG a A s 層2を、上記 いずれかの方法により、所定の原料を供給しつつ、半絶 緑性GaAs基板1上に0.5μm成長させる(第8図) (a) 参照), 次に、供給する原料を制御し、ノンドー プロaAs層2の上に1nの組成が成長にしたがって※ = 0 から徐々に増加し、その最上面でX=0、15とな るようなGa; , In: Asのパッファ層を100オン グストロームの厚さに成長させる(第3図(b) 参 聚)。

【0022】次に[] [族元素、すなわち、Ga、As の原料の供給を停止し、V放元素であるAsの原料を供 給しつつn型のドナーとなり得る不純的元素、例えばS i又はSeを供給してシート状にドーピングを行うプレ -ナド-ピングを行う(第3図(c)参照)。このプレ -ナドーピングの方法は、先にあげた文献等により公知 であるので詳細な説明は省略する。

【0023】次に、Gairi Inz Asのキャップ屋5 を成長させる。この成長もパッファ層の場合と同様に1 nの原料供給を制御し、X=0、15からX=0と変化 するように成長方向にしたがって徐々にInの趣味が増 加するようにキャップ層5を100オングストローム成 長させる(第4図(a)参照)。

【0024】次にこのキャップ層5上にノンドープのG aAs階6を300オングストローム成長させ(第4図 (b) 参照)、その上に、ショトッキ金属を蒸着して、 ゲート電極でを形成し、またオーミック金属を蒸着して 合金化することによりソース電極及びドレイン電極8を 形成する (第4図 (c) 参照),

[0025]以上、CaA6系について説明したが、本

5

も用いることができる。即ち、lnP基板上に<math>lnPX ッファ 層を成長させ、lnPに格子整合するln組成 (X=0.53) のGalnAsからlnを徐々に増加させ、例えばX=0.68まで、ブレーナドーピングを行い、再びX=0.68からln組成を減じ、最上層をX=0.53にしたGalnAsのキャップ層を積層し、このキャップ層上に $Alomath{low}$ 1 $nomath{low}$ 32As 層を成長させる構造を作成することもできる。

#### [0026]

【発明の効果】以上説明したように、本発明によれば、チャネル層をプレーナドープしたGalnAsで構成し、その上下層中のIn組成を徐々に変化させ格子不差をなくすようにしているため、キャリアの閉じ込め効率がよく、移動度の高い電界効果トランジスタを実現できる。

【図面の簡単な説明】

【図 1】 本発明による一実施例である電界効果トランジスタの構造を示す図である。

【図2】 本発明及び従来の電界効果トランジスタのチャネル近傍でのパンドギャップダイアグラムを示す図である。

【図3】第1図に示した電界効果トランジスタの各製造工程の前半部における断面構造を示す図である。

【図4】第1図に示した電界効果トランジスタの各製造工程の後半部における断面構造を示す図である。

### 7 【符号の説明】

(4)

1…G a A s 基板、2…ノンドープG a A s 層、3…ゲレーテッドG a I a A s パッファ暦、4…ブレーナドープ層、5…ゲレーテッドG a I n A s キャップ層、6…ノンドープG a A s 層、7…ゲート電板、8…ソース、ドレイン電板

(5)

特闘平4-251941

